1, Die Kernfunktionen der integrierten Speicher- und Rechenchip-Testplatine
Der integrierte Speicher- und Rechenchip durchbricht den traditionellen Trennungsmodus des „Data Storage Handling Computing“, indem er Speichereinheiten und Recheneinheiten tief integriert. Zu den Testanforderungen gehören die Überprüfung der Rechenleistung und -genauigkeit der Recheneinheit, das Testen der Lese- und Schreibgeschwindigkeit, Kapazität und Stabilität der Speichereinheit sowie die Bewertung der Datenübertragungseffizienz und der Stromverbrauchskontrolle im Zustand „Storage Computing Collaboration“. Die Kernfunktionen der integrierten Speicher- und Rechenchip-Testplatine unterstützen die oben genannten Testanforderungen, einschließlich der folgenden drei Aspekte:
Signalübertragung: Erzielen Sie eine präzise Verbindung zwischen den Pins des integrierten Speicher- und Rechenchips und externen Testgeräten, übertragen Sie die Berechnungsergebnisse, den Speicherstatus und andere vom Chip ausgegebene Signale verzerrungsfrei an das Testgerät und übertragen Sie gleichzeitig die vom Testgerät ausgegebenen Steueranweisungen an den Chip. Als Reaktion auf die Anforderungen an die Hochfrequenzsignale und die parallele Datenübertragung von integrierten Speicher- und Rechenchips ist es notwendig, die Integrität der Signalübertragung sicherzustellen und Testdatenabweichungen durch Signalreflexion und Übersprechen zu vermeiden.
Stromversorgungsunterstützung: Mehrere Stromversorgungsschaltkreise sind so konfiguriert, dass sie den Spannungsanforderungen verschiedener Module des integrierten Speicher- und Rechenchips entsprechen und auf die Unterschiede im Stromverbrauch in verschiedenen Arbeitsmodi (reiner Speichermodus, reiner Rechenmodus und kollaborativer Speicher-Computing-Modus) reagieren. Durch die Optimierung des Power-Plane-Layouts und der Filterkonfiguration wird das Rauschen der Stromversorgung unterdrückt, um eine stabile Stromversorgung des Chips während des Tests sicherzustellen und die Auswirkungen von Schwankungen der Stromversorgung auf die Authentizität der Testergebnisse zu vermeiden.
Testanpassung für mehrere Szenarien: Kombinieren Sie die Leistungsanforderungen des integrierten Speicherchips in Edge-Computing, KI-Begründung, Rechenzentrum und anderen Anwendungsszenarien, reservieren Sie Testschnittstellen und Erweiterungspunkte und unterstützen Sie mehrdimensionale Parametertests wie Chip-Rechenleistung, Stromverbrauch, Verzögerung und Speicherbandbreite. Gleichzeitig kompatibel mit verschiedenen Spezifikationen von Wärmeableitungsmodulen, simuliert den Arbeitszustand von Chips unter verschiedenen Wärmeableitungsbedingungen und stellt sicher, dass die Testergebnisse praktische Anwendungsszenarien abdecken.
2, Leistungsgarantie der integrierten Speicher- und Rechenchip-Testplatine
Die Genauigkeit der Testdaten für integrierte Speicher- und Rechenchips bestimmt direkt, ob der Chip die Designziele erfüllt. Die Testplatine muss die Anforderungen an hochpräzise Tests und einen hochstabilen Betrieb durch die folgenden Leistungsmerkmale erfüllen:
Signalintegritätsgarantie: Die Datenübertragung während der „Storage-Computing-Zusammenarbeit“ des integrierten Storage-Computing-Chips erfolgt hauptsächlich über parallele Hochgeschwindigkeitssignale. Wenn das Signal in der Leiterplattenverkabelung gedämpft wird oder sich verzögert, führt dies zu Abweichungen zwischen dem empfangenen Signal des Testgeräts und dem tatsächlichen Ausgangssignal des Chips, was sich auf die Leistungsbeurteilung des Chips auswirkt. Daher muss die Testplatine eine hohe Glasübergangstemperatur und ein Substrat mit geringem dielektrischen Verlust verwenden, die Leiterbahnlänge und Impedanzanpassung steuern, Signalreflexion und Übersprechen reduzieren und die Integrität der Hochgeschwindigkeitssignalübertragung sicherstellen.
Garantie der Leistungsintegrität: Die momentanen Stromschwankungen, die von der Recheneinheit und der Speichereinheit des integrierten Chips während des Betriebs erzeugt werden, führen bei einer hohen Impedanz der Leistungsebene zu Spannungsschwankungen, beeinträchtigen die Stabilität des Logikpegels des Chips und führen sogar zu Fehlfunktionen des Chips während des Tests. Die Testplatine reduziert die Leistungsimpedanz, unterdrückt Leistungsrauschen und gewährleistet eine stabile Chip-Stromversorgung durch Vergrößerung der Leistungsebenenfläche, wodurch das Layout der Leistungsebene und der Masseebene optimiert wird.
Garantierte mechanische Stabilität: Während des Testvorgangs muss die Testplatine mehrmals zusammen mit der Testvorrichtung und dem Chip-Kühlkörper montiert und demontiert werden und kann Temperaturschwankungen ausgesetzt sein. Um Schweißpunktrisse und Drahtbrüche aufgrund unzureichender struktureller Festigkeit der Platine zu vermeiden, ist es notwendig, verdickte Substrate zu verwenden, verstärkte Rahmen oder Metallstützstrukturen hinzuzufügen und hochtemperaturbeständige Lötstopp- und Pad-Materialien auszuwählen, um die mechanische Stabilität der Platine bei häufigem Betrieb und Temperaturschwankungen sicherzustellen.
3, Schlüsselprozesspunkte der integrierten Speicher- und Rechenchip-Testplatine
Der Herstellungsprozess der integrierten Speicher- und Rechenchip-Testplatine wirkt sich direkt auf deren Testzuverlässigkeit aus. Während der Massenproduktion und -verwendung müssen die folgenden Prozessschritte sorgfältig kontrolliert werden:
Pad-Prozess: Als Reaktion auf die geringen Pin-Abstandseigenschaften von hochdichten Gehäusen für integrierte Speicher- und Rechenchips ist eine strenge Kontrolle der Pad-Größenabweichung erforderlich, und es werden Oberflächenbehandlungsprozesse wie bleifreies Zinnsprühen oder Goldabscheidung eingesetzt. Der Immersionsgoldprozess kann die Oxidationsbeständigkeit des Pads und die Verbindungszuverlässigkeit verbessern, einen durch Pad-Oxidation verursachten schlechten Kontakt zwischen Chip und Platine vermeiden und die Signalübertragung und Stabilität der Stromversorgung gewährleisten.
Via-Prozess: Um eine mehrschichtige Verkabelung zu erreichen, ist es notwendig, Signale und Strom zwischen verschiedenen Schichten über Durchkontaktierungen zu verbinden. Bei der Signalweiterleitung mit hoher Geschwindigkeit können parasitäre Induktivitäten und Kapazitäten durch Durchkontaktierungen die Signalintegrität beeinträchtigen. Sacklöcher und vergrabene Löcher sollten anstelle herkömmlicher Durchkontaktierungen verwendet werden, um Interferenzen durch Durchkontaktierungen bei Signalen zu reduzieren und die Platinendicke zu reduzieren. Es ist notwendig, den Durchmesser und die Wandstärke des Durchgangslochs streng zu kontrollieren, um Testunterbrechungen aufgrund einer schlechten Leitfähigkeit des Durchgangslochs zu vermeiden.
Prüfverfahren: Vor Verlassen des Werks sind eine Prüfung des Aussehens und der elektrischen Leistung erforderlich. Die Prüfung des Erscheinungsbilds erfordert die Prüfung auf Mängel wie Kratzer auf der Leiterplattenoberfläche, Ablösung der Lötstoppmaske und Verformung der Lötpads. Elektrische Leistungstests überprüfen die Leitfähigkeit, Isolierung und Impedanzanpassung des Platinenkörpers mithilfe professioneller Geräte. Als Reaktion auf die Testanforderungen für integrierte Speicher- und Computerchips ist es notwendig, Umgebungstests bei hohen Temperaturen und hoher Luftfeuchtigkeit sowie Vibrationstests durchzuführen, um die Zuverlässigkeit der Platine in Langzeitnutzungsszenarien zu überprüfen und eine stabile Leistung während des Testzyklus sicherzustellen.