In der heutigen Industrie, in der hochdichte Verbindungen und schnelle Signalübertragung zum Standard geworden sind, ist die Leiterplattenlochstruktur nicht mehr nur ein einfacher „leitender Kanal“, sondern ein Kernelement, das direkt die Verdrahtungsdichte, die Signalintegrität und die Massenproduktionsausbeute bestimmt. Viele Hardware-Ingenieure stoßen im technischen EQ-Blatt der Platinenfabrik häufig auf Auswahlbestätigungselemente wie „Durchgangslöcher, Sacklöcher und vergrabene Löcher“, wenn sie sich mit dichter BGA-Verdrahtung und anspruchsvollem Platinendesign befassen. Eine geringfügige Abweichung der Beurteilung kann zu unzureichendem Verdrahtungsraum, langen Signalrückwegen und sogar zu einem erheblichen Rückgang der Gesamtausbeute der Platine führen.
Kerndefinitionen und strukturelle Unterschiede von drei Porentypen
Aus struktureller Sicht liegt der Hauptunterschied zwischen Durchgangsloch, Sackloch und vergrabenem Loch im „Durchdringungsbereich des Lochs in der Platine“, und die drei entsprechen unterschiedlichen Verarbeitungslogiken und Anwendungsgrenzen:
-
Durchgangsloch: Es dringt direkt von der oberen Schicht zur unteren Schicht ein, durchdringt alle Schichten der Leiterplatte vollständig und ist die traditionellste Verbindungsstruktur. Die Verarbeitungslogik lautet „Zuerst die gesamte Platine pressen und dann in einem Arbeitsgang mechanisch Löcher bohren“ mit der einfachsten Prozesskette und den niedrigsten Kosten.
-
-
Sackloch: Verbindet nur die äußere Schicht der Leiterplatte mit der angegebenen inneren Schicht und durchdringt nicht die gesamte Leiterplatte. Am Beispiel von 8-Lagen- und 14-Lagen-Platten können Sacklöcher in 8-Lagen-Platten 1-L2, 1-L3, 1-4L, 1-5L, 2-3L, 5-8L und 7-8L erreichen. . 14 Schichten Sacklöcher können Zwischenschichtverbindungen von 1-7L, 1-10L, 8-14L und 11-14L erreichen.
-
-
Vertraulichkeit ist erforderlich, das Bild wurde verarbeitet und dient nur als Referenz
Vergrabenes Loch: vollständig im Inneren der Leiterplatte vergraben, ohne sich bis zur Außenfläche auszudehnen. Bei einer 20-Lagen-Platine stellen die vergrabenen Löcher beispielsweise nur eine Verbindung von L2 bis L4 her und die Lochpositionen können nicht von beiden Seiten der Platine beobachtet werden. Seine Verarbeitungslogik besteht darin, zunächst Löcher für die Metallisierung zu bohren und dann an der Laminierung teilzunehmen. Die gesamte Lochbearbeitung muss im Stadium der inneren Kernplatte abgeschlossen sein, und dann werden die Löcher durch nachfolgende Laminierungsprozesse vollständig in die Platte eingewickelt.
-
Vertraulichkeit ist erforderlich, das Bild wurde verarbeitet und dient nur als Referenz
-
Herstellungsprozess und Schlüsselparameter von drei Arten von Löchern
Unterschiedliche Lochstrukturen entsprechen völlig unterschiedlichen Prozessverbindungen und Steuerungsgenauigkeiten, was auch der Hauptgrund für den enormen Kostenunterschied zwischen höherwertigen Mehrschichtplatinen und gewöhnlichen Durchgangslochplatinen ist:
-
-
Durchgangslochverfahren: Es werden herkömmliche Bohrer aus Wolframstahl mit einem Durchmesser von 0,2 mm oder mehr verwendet und die Spindelgeschwindigkeit wird auf 80.000 bis 150.000 Umdrehungen pro Minute geregelt. Eine Bohrung kann die komplette Plattenbearbeitung abschließen. Das branchenübliche Seitenverhältnis wird innerhalb von 10:1 kontrolliert und die Plattenfabrik stellt die Austauschkapazität von Lochwandchemikalien durch horizontale PTH-Galvanisierungslinien sicher. Die Gleichmäßigkeit der Kupferdicke kann die IPC-Standards der Stufe 2 oder höher stabil erfüllen. Derzeit kann in gängigen Massenproduktionsszenarien die minimale Apertur von Durchgangslöchern 0,15 mm erreichen, wenn sie jedoch unter 0,2 mm liegt, ist eine spezielle Optimierung der Geräteparameter erforderlich.
-
-
Sacklochtechnik: unterteilt in zwei Routen: traditionelle mechanisch gesteuerte tiefe Sacklöcher und Mainstream-Laser-Sacklöcher. Mechanische Sacklöcher werden mit Tiefenkontrollbohrgeräten gebohrt, wobei die Tiefengenauigkeit auf ± 0,05 mm und ein herkömmliches AR-Verhältnis von 1,2:1 kontrolliert wird; Laser-Sacklöcher werden mit CO₂- oder UV-Lasern abgetragen, mit einer Aperturgenauigkeit von ± 0,01 mm und einer minimalen Apertur von 3 mil. Die Energiedichte wird stabil auf 8–12 J/cm² geregelt und die innere Schicht und der untere Schaltkreis werden während des gesamten Prozesses nicht beschädigt. Nach Abschluss der Laser-Sacklochbearbeitung ist es notwendig, die Fließgeschwindigkeit und Einweichzeit der Arzneimittellösung zu optimieren, um Arzneimittellösungsreste im Sackloch zu vermeiden und sicherzustellen, dass keine Hohlräume in der Kupferversenkung entstehen.
-
-
-
-
Bestattungsprozess: Basierend auf der Verarbeitung dünner Kernplatten wird zunächst das mechanische Bohren auf der unabhängigen inneren Kernplatte durchgeführt und anschließend das karbonisierte Harz an der Lochwand durch Nassbohren mit Kaliumpermanganat entfernt. Anschließend wird die Kupferdicke an der Lochwand durch chemische Kupferabscheidung und Ganzplatinengalvanisierung auf 10–20 μm erhöht. Abschließend wird der Schaltkreis der inneren Schicht geätzt und nimmt dann an der anschließenden mehrschichtigen Laminierung teil. Während des gesamten Prozesses müssen die Temperatur-, Druck- und Zeitparameter der Laminierung genau kontrolliert werden, um eine Verstopfung der verborgenen Löcher durch den Klebstofffluss in der halb ausgehärteten Platte oder eine Verschiebung und Verformung der dünnen Kernplatte aufgrund von Laminierungsspannungen zu vermeiden.
-
Typische Branchenanwendungsfälle
Die Kombinationsauswahl verschiedener Porenstrukturen bestimmt direkt die Obergrenze der Leistung des Endprodukts. Uniwell Circuits hat ausgereifte Implementierungslösungen in mehreren High-End-Fertigungsbereichen entwickelt:
-
24 Schichten Hochgeschwindigkeits-Backplane des AI-Servers: Die gesamte Platine verfügt über ein grundlegendes Verbindungsschema von „Durchgangsloch + Rückwärtsbohren“ und ist im CPU-Sockelbereich mit Laser-Sacklöchern 1–2 Ordnung ausgestattet, wodurch die Länge des BGA-Pin-Rückwegs um mehr als 40 % reduziert wird, ernsthafte Reflexionen von Hochgeschwindigkeitssignalen am verbleibenden Durchgangsloch vermieden werden und die Übertragungsanforderungen von SerDes-Signalen über 25 Gbit/s erfüllt werden. Wenn alle diese Designs normale Durchgangslöcher verwenden, ist nicht nur der Verdrahtungsraum völlig unzureichend, sondern auch die Signalintegrität entspricht nicht den Standards.
-
-
-
-
16 Schichten RO4350B+RO4450F Hochfrequenz-Sacklochplatine: Im Bereich der HF-Transceiver-Module werden L1-L2-Laser-Sacklöcher verwendet, um eine nahegelegene Erdung zu erreichen, wodurch die parasitäre Induktivität der Durchkontaktierung innerhalb von 0,1 nH gesteuert und die Einfügungsdämpfung von 77-GHz-Millimeterwellensignalen deutlich reduziert wird. Wenn ein normales Durchgangsloch verwendet wird, führt ein zu langer Erdungspfad zu einer Verringerung des Antennengewinns um 2–3 dB, wodurch die Anforderungen an den Erkennungsabstand des am Fahrzeug montierten Radars nicht erfüllt werden können.
|
|
Vertraulichkeit ist erforderlich, das Bild wurde verarbeitet und dient nur als Referenz
-
-
10 Schichten HDI-Blindlochplatine 3. Ordnung: Unter dem SOC-Chip des Flaggschiff-Smartphone-Motherboards wird ein Blindloch- und gestapeltes Lochdesign verwendet, um einen Lüfter mit hoher Dichte aus Tausenden von Pins in einem BGA-Bereich von der Größe eines Fingernagels zu erreichen. Ohne die Gesamtzahl der Schichten zu erhöhen, werden die Verkabelungsressourcen um 40 % erhöht und der Signalschicht-Schaltpfad wird erheblich verkürzt, wodurch der Gesamtstromverbrauch um etwa 12 % sinkt.
-
26-lagige Halbleiter-Testrückwandplatine: Im Schnittstellenbereich der Nadelkarte wird eine große Anzahl vergrabener Löcher verwendet, um eine Verbindung zwischen benachbarten Schichten in der inneren Schicht zu erreichen, ohne äußeren Verdrahtungsraum zu belegen. Selbst bei mehr als 20.000 Verbindungskanälen auf der gesamten Platine wird die Impedanztoleranz aller Signalkanäle immer noch innerhalb von ± 5 % kontrolliert und erfüllt so die hochpräzisen Synchronisationsanforderungen von Chiptests. -
Die Grundprinzipien der Auswahlentscheidung
In praktischen Projekten gibt es keine absolute Überlegenheit oder Unterlegenheit zwischen den drei Arten von Löchern, sondern nur Unterschiede in den Anpassungsszenarien: Gewöhnliche industrielle Steuerplatinen, zweischichtige vierschichtige Unterhaltungselektronikplatinen und vollständig durchkontaktierte Designs werden bevorzugt, um die Kostenkontrolle zu maximieren und gleichzeitig die Leistungsanforderungen zu erfüllen. BGA-Platinen mit hoher Dichte und Hochgeschwindigkeits-Serverplatinen können Verkabelungsressourcen erster Ordnung für Sacklochoptimierung einführen; High-End-HDI-Platinen und miniaturisierte HF-Module erfordern ein Blindloch-Kombinationsdesign, um die höchste Verbindungsdichte innerhalb einer begrenzten Platinenfläche zu erreichen.